特許

J-GLOBAL ID：200903027671617453

半導体装置の製造方法

発明者： 鐘ヶ江 健司
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-249883
公開番号（公開出願番号）：特開2003-059912
出願日： 2001年08月21日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】 絶縁膜に対して炭素及びフッ素を含むエッチングガスを用いるプラズマエッチングを行なったときにレジスト膜の上に堆積されるポリマー膜をアッシングにより除去し、その後、絶縁膜をウェット洗浄した際に該絶縁膜に表面荒れが形成されないようにする。【解決手段】 シリコン基板100の上に堆積された絶縁膜101の上に剥離層102を堆積する。剥離層102及び絶縁膜101に対してレジストパターン103をマスクにすると共に炭素及びフッ素を含むエッチングガスを用いるプラズマエッチングを行なう。レジストパターン103の上に堆積されたポリマー膜105に対して、酸素ガス又は酸素を主成分とするガスを用いてアッシングを行なった後、表面部にフッ素注入層106が形成されている剥離層102を除去する。

請求項（抜粋）：

半導体基板上に形成された下地層の上に絶縁膜を堆積した後、前記絶縁膜の上に剥離層を堆積する工程と、前記剥離層の上にレジストパターンを形成した後、前記剥離層及び絶縁膜に対して、前記レジストパターンをマスクにすると共に炭素及びフッ素を含むエッチングガスを用いるプラズマエッチングを行なう工程と、前記プラズマエッチング工程において前記レジストパターンの上に堆積されたポリマー膜に対して、酸素ガス又は酸素を主成分とするガスを用いてアッシングを行なう工程と、前記アッシング工程において表面部にフッ素注入層が形成された前記剥離層を除去する工程とを備えていることを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/3065 ,  G03F 7/11 503 ,  G03F 7/40 521 ,  H01L 21/027 ,  H01L 21/28 ,  H01L 21/768

FI (8件)：

G03F 7/11 503 ,  G03F 7/40 521 ,  H01L 21/28 F ,  H01L 21/28 L ,  H01L 21/302 N ,  H01L 21/30 572 A ,  H01L 21/90 C ,  H01L 21/90 A

Fターム (51件)：

2H025AA03 ,  2H025AB16 ,  2H025DA33 ,  2H025DA40 ,  2H025FA39 ,  2H096AA25 ,  2H096CA05 ,  2H096CA09 ,  2H096HA30 ,  2H096JA04 ,  2H096LA30 ,  4M104AA01 ,  4M104DD08 ,  4M104DD15 ,  4M104DD16 ,  4M104DD17 ,  4M104DD18 ,  4M104DD19 ,  4M104DD22 ,  4M104DD23 ,  4M104HH20 ,  5F004AA08 ,  5F004AA09 ,  5F004CA01 ,  5F004DB02 ,  5F004DB03 ,  5F004DB07 ,  5F004EA10 ,  5F004EA28 ,  5F004EB01 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ24 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ35 ,  5F033QQ95 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033SS04 ,  5F033SS15 ,  5F033XX00 ,  5F046MA12

引用特許：

審査官引用 (3件)

• エッチング処理方法及びエッチングの後処理方法並びにエッチング設備
  公報種別：公開公報   出願番号：特願平5-342731   出願人：株式会社日立製作所
• 特開平4-030518
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-019015   出願人：日本電気株式会社