特許

J-GLOBAL ID：200903027685373182

ディレイライブラリの作成方法および記憶媒体

発明者： 佐藤 久子 ,  増田 弘生 ,  伊藤 祐子 ,  磯村 悟 ,  山下 毅雄 ,  常野 克己
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-357056
公開番号（公開出願番号）：特開2000-181944
出願日： 1998年12月16日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 論理回路における全パスのディレイ計算を行う際の回路シミュレーションを不要とし、短時間で高精度にディレイ計算を行う。【解決手段】 入力波形、静電容量、抵抗の4変数を入力し、周波数、配線特性、当該ゲートの負荷駆動力などから作成するディレイテーブルの範囲を決定し、実験計画法に基づいてサンプリングポイントを決定して回路シミュレーションを実行し、ディレイ値を求める。そのディレイ値をもとに最小二乗法からレスポンスサーフェイス関数(RSF)を作成し、そのRSFからサンプリングポイントのディレイを計算し、シミュレーション結果とを比較する。誤差が許容範囲以上の場合、RSFを求める範囲を変更し、各変数範囲のRSFが許容範囲内誤差の場合、RSFの作成は終了となる。実測データからRSFの補正を行い、補正したRSFからディレイテーブルを作成し、回路負荷遅延テーブル7に格納する。

請求項（抜粋）：

それぞれが論理機能をもつ複数のセルを有する半導体集積回路装置における前記セル間の信号遅延時間を計算機システムによって計算する際に用いられるディレイライブラリの作成方法であって、回路負荷ディレイを多項式の近似関数によって生成し、実測データからその近似関数における係数の補正を行うことを特徴とするディレイライブラリの作成方法。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (3件)：

G06F 15/60 668 P ,  G06F 15/60 668 Q ,  H01L 21/82 C

Fターム (21件)：

5B046AA08 ,  5B046JA04 ,  5B046KA06 ,  5F064BB02 ,  5F064BB19 ,  5F064BB26 ,  5F064BB40 ,  5F064DD07 ,  5F064DD25 ,  5F064EE08 ,  5F064EE09 ,  5F064EE14 ,  5F064EE15 ,  5F064EE22 ,  5F064EE42 ,  5F064EE43 ,  5F064EE47 ,  5F064HH06 ,  5F064HH09 ,  5F064HH11 ,  5F064HH12