特許

J-GLOBAL ID：200903027703722335

半導体デバイスの製造方法

発明者： 角田 徹
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 油井 透 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-294571
公開番号（公開出願番号）：特開2003-100743
出願日： 2001年09月26日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 プラズマCVD法による基板処理において、反応室内壁のプリコート膜の膜剥がれに起因するパーティクルの発生を抑制することで、基板に付着するパーティクルの数を低減し、併せて基板処理を連続的に所望回数実施した後、ドライセルフクリーニング工程を実施することを可能とする半導体デバイスの製造方法を提供する。【構成】 プリコート成膜工程110と基板処理工程130との間で、プラズマ放電処理工程120をおこなう。このプラズマ放電処理工程120では、プラズマCVD装置の反応室内へ、それ単独では成膜に寄与しないガスを導入してプラズマ化し、前記反応室の内壁に付着した膜をプラズマ放電処理して、前記膜中に含まれる原子結合を安定化する。この前記膜中に含まれる原子結合が安定化することで、基板処理本番工程130の際、前記膜中より塊が剥離してパーティクルとなることが抑制される。

請求項（抜粋）：

内壁に膜が付着した状態の反応室内でプラズマCVD法により基板を処理する際、基板処理前に、反応室内を、それ単独では成膜に寄与しないガスを用いてプラズマ放電処理することを特徴とする半導体デバイスの製造方法。

IPC (3件)：

H01L 21/318 ,  C23C 16/44 ,  H01L 21/31

FI (3件)：

H01L 21/318 B ,  C23C 16/44 J ,  H01L 21/31 C

Fターム (31件)：

4K030BA40 ,  4K030CA04 ,  4K030CA12 ,  4K030DA06 ,  4K030FA02 ,  4K030JA06 ,  4K030JA16 ,  5F045AA08 ,  5F045AB33 ,  5F045AC01 ,  5F045AC12 ,  5F045AC15 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AE17 ,  5F045AE19 ,  5F045AF03 ,  5F045BB08 ,  5F045BB15 ,  5F045EF05 ,  5F045EH12 ,  5F045EH16 ,  5F058BA20 ,  5F058BC08 ,  5F058BE10 ,  5F058BF07 ,  5F058BF23 ,  5F058BF30 ,  5F058BF39 ,  5F058BJ01