特許
J-GLOBAL ID：200903027704530111
ビット誤り解析機能付きビット誤り測定器
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-031905
公開番号（公開出願番号）：特開平7-218603
出願日： 1994年02月03日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 本発明は、どのようなパターン条件のときに誤り率の増減となるかの解析手段を設けて、容易に、誤り率が発生原因となるパターン条件を分析・解析し特定出来るようにすることを目的とする。【構成】 入力シリアル・パターンのビットデータと、基準パターン発生器62の基準パターン信号の両ビットデータを受けて照合器65で比較したビット誤り検出信号65aをデコーダ15に供給し、基準パターン信号62aをNビットパラレルに変換するパラレル変換器16を設け、ビット誤り検出信号65aと、パラレル変換器16のNビットパラレル出力信号を受けてMビットのカテゴリ別にデコードして分けるデコーダ15を設け、デコーダ15の各出力信号を各々対応する計数部22a〜22nに与えて誤りの発生回数を計数する計数部22a〜22nを設けて、各々のパターン・カテゴリ毎に誤り率を測定する構成手段。
請求項（抜粋）：
被測定信号(61)のパターンのカテゴリ毎にビット誤りを測定する場合において、入力被測定信号(61)であるシリアル・パターンのビットデータと、基準パターン発生器(62)から出力した基準パターン信号(62a)のビットデータの、両出力信号を受けて照合器(65)で比較して不一致を検出し、当該照合器(65)からのビット誤り検出信号(65a)をカテゴリ・カウント部(10)のデコーダ(15)に供給し、基準パターン発生器(62)から出力した基準パターン信号(62a)をカテゴリ・カウント部(10)に供給し、この基準パターン信号(62a)をNビットパラレルに変換するパラレル変換器(16)を設け、当該ビット誤り検出信号(65a)と、当該パラレル変換器(16)のNビットパラレル出力信号を受けてMビットのカテゴリ別にデコードして分けた信号を出力するデコーダ(15)を設け、当該デコーダ(15)のMビット出力の各出力信号を各々対応する計数部(22a〜22n)に与えて誤りの発生回数を計数する計数部(22a〜22n)を設け、これによって、被測定信号(61)をM種類のパターン・カテゴリ毎に分けて各々のパターン・カテゴリ毎に誤り率を測定する手段とし、以上を具備していることを特徴としたビット誤り解析機能付きビット誤り測定器。
IPC (3件)：
G01R 31/319
, H03K 21/40
, H03M 13/00
