プロセッサとコプロセッサとの間でのデータ転送を制御する演算処理装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：中島司朗
公報種別：公開公報
出願番号（国際出願番号）：特願2005-191931
公開番号（公開出願番号）：特開2006-048661
出願日： 2005年06月30日
公開日（公表日）： 2006年02月16日
要約：

【課題】主プロセッサとコプロセッサとの間でのデータ転送に要するサイクル数を低減し得る演算処理装置を提供する。【解決手段】主プロセッサにおける、命令を逐次解釈して命令に基づく制御を行う命令解釈制御部は、単一命令中のフィールド22で前記コプロセッサに実行させるべき演算処理の種別を指定してフィールド24で当該演算処理の対象が格納されている第1のレジスタを指定してフィールド23で前記コプロセッサが演算処理をした結果が格納されるべき第2のレジスタを指定しコプロセッサへの演算を依頼するコプロセッサ演算命令を、取得し解釈することにより、前記コプロセッサに、第1のレジスタの内容を演算処理対象として当該種別の演算処理を実行させ、更に、コプロセッサによりなされた演算処理の結果を、第2のレジスタに書き込む制御を行う。【選択図】図2

請求項（抜粋）：

主プロセッサとコプロセッサとを備える演算処理装置であって、前記主プロセッサは、命令を逐次解釈して命令に基づく制御を行う命令解釈制御部を有し、前記命令解釈制御部は、前記コプロセッサに実行させるべき演算処理の種別と、当該演算処理の対象が格納されている第1記憶領域と、前記コプロセッサが演算処理をした結果が格納されるべき第2記憶領域とを指定する処理依頼命令を解釈することにより、前記コプロセッサに、第1記憶領域の内容を演算処理対象として当該種別の演算処理を実行させ、更に、前記コプロセッサによりなされた、ある演算処理の結果を、第2記憶領域に書き込む制御を行うことを特徴とする演算処理装置。

IPC (1件)：

G06F 9/38

FI (1件)：

G06F9/38 370C

Fターム (1件)：

5B013DD03

引用特許：

審査官引用 (6件)

データ処理装置
公報種別：公開公報出願番号：特願平8-017907 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
情報処理装置
公報種別：公開公報出願番号：特願2000-074847 出願人：富士通株式会社
データ処理装置の検証方法及び装置
公報種別：公開公報出願番号：特願平4-307461 出願人：富士通株式会社

全件表示

引用文献：

審査官引用 (2件)

POWER and PowerPC, 1994, pages:44-45
POWER and PowerPC, 1994, pages:44-45

前のページに戻る