特許

J-GLOBAL ID：200903027707866900

論理回路シミユレーシヨン装置

発明者： 岡部 和也
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 工藤 宣幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-082311
公開番号（公開出願番号）：特開平5-094492
出願日： 1991年04月15日
公開日（公表日）： 1993年04月16日
要約：

【要約】【目的】 ハンドシェイクを正確かつ効率良く検査できる論理回路シミュレーション装置を提供する。【構成】 シミュレーション対象たる論理回路の構成及び接続状態、並びに、その構成要素の動作を回路記憶装置1及び論理素子動作記憶装置2に記憶しておき、また、その論理回路に外部から与えられる入力信号パターン及び入力時間を外部入力記憶装置3に記憶しておく。そして、回路演算装置4が、入力信号パターンが与えられたときに論理回路がどのように動作するかを演算し、回路演算結果を回路演算結果記憶装置5に記憶する。また、ハンドシェイクプロトコル記憶部11に、上述の論理回路に求められているハンドシェイクプロトコルを記憶しておき、プロトコル検査部12が回路演算結果記憶装置に格納されている回路演算結果がハンドシェイクプロトコルを満足するか否かを判定する。

請求項（抜粋）：

シミュレーション対象たる論理回路の構成及び接続状態、並びに、その構成要素の動作を記憶しているシミュレーション対象記憶装置と、シミュレーション対象たる論理回路に外部から与えられる入力信号パターン及び入力時間を記憶している外部入力記憶装置と、この外部入力記憶装置に格納されている入力信号パターンがある入力時間に与えられたときに、シミュレーション対象記憶装置に格納されている論理回路がどのように動作するかを演算する回路演算装置と、この回路演算装置による回路演算結果を記憶する回路演算結果記憶装置とを備えた論理回路シミュレーション装置において、シミュレーション対象たる論理回路が実行することが求められるハンドシェイクプロトコルを記憶するハンドシェイクプロトコル記憶手段と、上記回路演算結果記憶装置に格納されている回路演算結果が、ハンドシェイクプロトコル記憶手段に格納されているハンドシェイクプロトコルを満足するか否かを判定するプロトコル検査手段とを設けたことを特徴とする論理回路シミュレーション装置。

IPC (2件)：

G06F 15/60 360 ,  G06F 11/26 310