特許

J-GLOBAL ID：200903027712111829

薄膜トランジスタおよびその製造方法

発明者： 佐藤 俊彦
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-203005
公開番号（公開出願番号）：特開平8-051214
出願日： 1994年08月05日
公開日（公表日）： 1996年02月20日
要約：

【要約】【目的】 TFT素子とITO等の透明電極(画素電極)とを組み合わせたTFTアレイにあって、その透明電極の形成時の効率や電気特性を向上させたTFTおよびその製造方法を提供する。【構成】 ゲート絶縁膜13の表面を水素系プラズマ14で前処理し、その処理面15上に半導体薄膜16を形成すると共に、半導体薄膜16の表面を同じく水素系プラズマ17で前処理し、その処理面18上に透明電極20を堆積してパターン加工してから、ソース電極22を透明電極20に接続させて形成する。

請求項（抜粋）：

基板上にゲート電極、ゲート絶縁膜、半導体薄膜、ソース電極およびドレイン電極を形成して薄膜トランジスタ素子を作製する薄膜トランジスタの製造方法において、半導体薄膜の表面を水素系プラズマで前処理し、その処理面上に透明電極を堆積して前記処理面に含まれる水素を前記透明電極に混入することを特徴とする薄膜トランジスタの製造方法。

IPC (5件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/28 ,  H01L 21/3205

FI (3件)：

H01L 29/78 616 K ,  H01L 21/88 A ,  H01L 29/78 627 E