特許

J-GLOBAL ID：200903027722610998

プログラマブル・ロジック付きマイクロプロセッサ

発明者： 山上 宣彦
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-332880
公開番号（公開出願番号）：特開平7-191844
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】システム未定義命令の少なくとも一部をユーザ定義命令として任意に定義でき、しかもユーザ定義命令を遅延することなく実行できるようにする。【構成】システム立ち上げ時に初期化プログラムに従う命令実行部4の動作によりFPGA10のRAM部20に構成制御データを書き込むことで、ロジック部30上にその構成制御データで決まる制御ロジックを構築する。この制御ロジックは、命令解析部3でシステム未定義命令が解析された場合に、制御線14を介して伝達される未定義信号によりイネーブル状態となる命令解析部31および命令実行部32等の機能構成を有し、このシステム未定義命令を内部バス11を介して受け取って解析し、ユーザ定義命令の場合、その命令の指定する処理を実行する。正常に実行できた場合、その旨のステータス情報がゲート33を介して命令実行部4に通知され、未定義信号に基づく内部例外割り込みの発生が抑止される。

請求項（抜粋）：

実行可能な命令が固定的に定義されており、実行すべき命令がシステムで未定義の命令の場合には、内部例外割り込みを発生させるための未定義信号を生成するマイクロプロセッサに、設定される構成制御データに応じて任意の制御ロジックが実現されるプログラマブル・ロジックを内蔵し、前記プログラマブル・ロジックに任意の構成制御データを書き込むことにより、前記システム未定義命令の少なくとも一部をユーザ定義命令として解釈・実行するための制御ロジックであって、実行すべき命令が前記ユーザ定義命令の場合には前記マイクロプロセッサでの前記未定義信号生成に伴う前記内部例外割り込みの発生を抑止させるための制御ロジックを構築するようにしたことを特徴とするプログラマブル・ロジック付きマイクロプロセッサ。