特許

J-GLOBAL ID：200903027735807049

半導体集積回路及びその製造方法

発明者： 俣江 洋一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-279488
公開番号（公開出願番号）：特開平10-125910
出願日： 1996年10月22日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 本発明は、半導体基板上に酸化膜や導電膜等を積層することでトランジスタを構成する半導体装置に関し、保護素子を必要としない静電破壊防止手段を実現することで、小型の半導体集積回路を得ることを目的としている。【解決手段】 不純物層2を所定の領域に有することでN型及びP型の領域に分離されてなる半導体基板1上に酸化膜3及び導電膜4,5,6をパターニングすることによりトランジスタを構成する半導体集積回路において、前記導電膜の入力信号INが供給される部分4に接触する保護用非帯電膜7と、該保護用非帯電膜7に接触すると共に放電手段を備える保護用導電体8とを有する構成としている。

請求項（抜粋）：

不純物層を所定の領域に有することでN型及びP型の領域に分離されてなる半導体基板上に酸化膜及び導電膜をパターニングすることによりトランジスタを構成する半導体集積回路において、前記導電膜の入力信号が供給される部分に接触する保護用非帯電膜と、該保護用非帯電膜に接触すると共に放電手段を備える保護用導電体とを有することを特徴とする半導体集積回路。

IPC (3件)：

H01L 29/78 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 29/78 301 K ,  H01L 27/04 H