特許
J-GLOBAL ID：200903027749597748
垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-368532
公開番号（公開出願番号）：特開2000-196104
出願日： 1999年12月27日
公開日（公表日）： 2000年07月14日
要約：
【要約】【目的】 向上した開口率が得られ、大画面及び高画質のTFT-LCDの製作に適している垂直TFTを有するTFT-LCDを提供する。【構成】 透明性絶縁基板11と、透明性絶縁基板11上に一方向に互いに平行に配列され、画素領域に向ける面に一つの画素領域毎に一つの凹部を有したゲートライン12と、ゲートライン12と直交するように配列されたデータライン14と、一対のゲートライン12及びデータライン14により限定された画素領域内に配置され、ゲートライン12と接触することなく、ゲートライン12の凹部内に配置される突出部16aを有する画素電極16と、薄膜トランジスタを備える。薄膜トランジスタは、ゲートライン12とデータライン14の交差部に配置され、ゲートライン12の一部である凹部を含むゲート電極12aと、ソース電極として機能する画素電極の突出部と、この突出部上に積層された第1オーミックコンタクト層17a、半導体層及び第2オーミックコンタクト層と、データラインから引き出され第2オーミック層上に配置されたドレイン電極とを有している。
請求項（抜粋）：
透明性絶縁基板と、この透明性絶縁基板上に一方向に互いに平行に配列され、画素領域に向ける面に一つの画素領域毎に一つの凹部を有したゲートラインと、このゲートラインと直交するように配列されたデータラインと、一対のゲートライン及びデータラインにより限定された画素領域内に配置され、前記ゲートラインと接触することなく、前記ゲートラインの凹部内に配置される突出部を有する画素電極と、薄膜トランジスタを備え、前記薄膜トランジスタは、前記ゲートラインとデータラインの交差部に配置され、前記ゲートラインの一部である前記凹部を含むゲート電極と、ソース電極として機能する前記画素電極の突出部と、この突出部上に積層された第1オーミックコンタクト層、半導体層及び第2オーミックコンタクト層と、前記データラインから引き出され前記第2オーミック層上に配置されたドレイン電極とを有していることを特徴とする垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子。
IPC (2件)：
H01L 29/786
, G02F 1/1365
H01L 29/78 626 A
, G02F 1/136 500
