特許
J-GLOBAL ID：200903027759492359
半導体入力保護素子
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-046190
公開番号（公開出願番号）：特開平6-260606
出願日： 1993年03月08日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】半導体装置において、正極及び負極両方の過大電圧に対して効率よく内部回路を保護し、形成時特殊な工程を必要とせず、その特性に制御性のある入力保護素子を提供すること。【構成】図1において、入力端子111に正極の過大電圧がかかった場合は、P型ウェル103、N型ウェル102、P型シリコン基板101、第1のN型拡散層107、で形成されるPNPN構造のサイリスタがON状態となる。また、入力端子に負極の過大電圧がかかった場合は、第2のN型拡散層105、P型ウェル103、N型ウェル102、第1のP型拡散層106、で形成されるNPNP構造のサイリスタがON状態となり内部回路に高い電圧がかかるのを防ぐ。
請求項（抜粋）：
半導体基板の表面部の第1導電型領域に選択的に形成された第2導電型ウェルおよび前記第2導電型ウェルにこれより浅く形成された第1導電型ウェルを有し、前記第2導電型ウェルのうち前記第1導電型ウェルの形成されていない表面部に形成された第1の第1導電型拡散層と、前記第1導電型領域に前記第2導電型ウェルの前記第1の第1導電型拡散層が形成されていない側に対向して形成された第1の第2導電型拡散層と、前記第1導電型ウェルの表面部に所定距離はなれてそれぞれ形成された第2の第1導電型拡散層および第2の第2導電型拡散層と、前記第1の第1導電型拡散層および第1の第2導電型拡散層をそれぞれ固定電位供給端子へ接続する第1の配線手段と、前記第2の第1導電型拡散層および第2の第2導電型拡散層をそれぞれ入力端子および内部回路へ接続する第2の配線手段とを有することを特徴とする半導体入力保護素子。
IPC (3件)：
H01L 27/092
, H01L 29/74
, H01L 29/784
H01L 27/08 321 H
, H01L 29/78 301 K
