特許
J-GLOBAL ID：200903027765443688

コンパレータ回路およびこの回路を有する半導体集積回路

発明者：
野村 一郎

野村 一郎 について


出願人/特許権者：
富士電機ホールディングス株式会社

富士電機ホールディングス株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-233112
公開番号（公開出願番号）：特開2004-072681
出願日： 2002年08月09日
公開日（公表日）： 2004年03月04日
要約：
【課題】基準電圧回路を不要とし、かつ、半導体回路でオフセットを構成し、このオフセット電圧が本質的に有する温度特性を補償可能とし、かつコンパレータの出力が切り替わる閾値レベルも可調整にできるコンパレータ回路を提供する。【解決手段】一対のトランジスタ2、3の寸法比を変えて非対象とし、予めオフセット電圧Eoffの発生を大きくした差動増幅回路を有し、この差動入力の電位差が比較的大きい状態で出力が反転するコンパレータ回路において、一方の差動入力を予め定められた電位、例えば、グランドレベルGNDに接続し、この電位GNDと他方の差動入力Inとの間に接続されるコンパレータ入力信号Einの閾値Ethを予め定められた値にする手段を有する。【選択図】 図1
請求項（抜粋）：
差動入力を構成する一対のトランジスタの寸法比を変えて非対称とし、差動入力にオフセット電圧を有する差動増幅回路を備え、この差動入力のオフセット電圧の電位差に基づいて出力が反転するコンパレータ回路において、一方の差動入力を前記コンパレータ回路のバイアス電源に接続し、前記差動増幅回路の差動入力を構成するトランジスタの少なくとも一方のトランジスタのソースまたはエミッタ側にコンパレータ入力信号の閾値の温度特性を補償する抵抗を接続することを特徴とするコンパレータ回路。
IPC (2件)：
H03K5/08 ,  H03F3/45
FI (2件)：
H03K5/08 E ,  H03F3/45 A
Fターム (51件)：
5J039DA09 ,  5J039DB01 ,  5J039DC02 ,  5J039KK17 ,  5J039KK18 ,  5J039MM02 ,  5J039MM04 ,  5J066AA01 ,  5J066AA12 ,  5J066CA02 ,  5J066CA36 ,  5J066CA87 ,  5J066CA92 ,  5J066FA00 ,  5J066HA10 ,  5J066HA16 ,  5J066HA17 ,  5J066HA25 ,  5J066KA02 ,  5J066KA05 ,  5J066KA09 ,  5J066KA11 ,  5J066MA21 ,  5J066ND08 ,  5J066ND12 ,  5J066ND22 ,  5J066ND23 ,  5J066ND25 ,  5J066PD01 ,  5J500AA01 ,  5J500AA12 ,  5J500AC02 ,  5J500AC36 ,  5J500AC87 ,  5J500AC92 ,  5J500AF00 ,  5J500AH10 ,  5J500AH16 ,  5J500AH17 ,  5J500AH25 ,  5J500AK02 ,  5J500AK05 ,  5J500AK09 ,  5J500AK11 ,  5J500AM21 ,  5J500DN08 ,  5J500DN12 ,  5J500DN22 ,  5J500DN23 ,  5J500DN25 ,  5J500DP01
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM