特許
J-GLOBAL ID：200903027794442690
印刷配線板試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-329179
公開番号（公開出願番号）：特開平7-191076
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 印刷配線板に形成した回路の導通検査をする印刷配線板試験装置に関し、検査所要時間が短く、且つスルーホールの導通検査を簡単に実施するできることを目的とする。【構成】 所定の格子間隔でプローブピン20が植設してなる試験台本体30と、試験台本体30の開口面にセットする印刷配線板1と、頭部が下方を指向するよう所定の格子間隔でプローブピン20が絶縁板41に植設してなる上プローブ盤40と、試験台本体30及び上プローブ盤40のそれぞれのプローブピン20に導線を介して接続するリレー配列盤61及び制御部を有する試験機本体60とを備え、試験台本体30は、プローブピン20の頭部が開口面にセットした印刷配線板1の裏面に当接するものであり、上プローブ盤40は、試験台本体30の上方に上下動自在に装着されてそれぞれのプローブピン20の頭部が印刷配線板1の表面に当接する構成とする。
請求項（抜粋）：
上方が開口した箱形の筐体(31)の中段に設けた絶縁仕切板(32)に、所定の格子間隔でプローブピン(20)が植設してなる試験台本体(30)と、該試験台本体(30)の開口面にセットする印刷配線板(1) と、頭部が下方を指向するよう所定の格子間隔でプローブピン(20)が、絶縁板(41)に植設してなる上プローブ盤(40)と、該印刷配線板(1) の導通検査を実施すべき回路が記録されてなるメモリ(62)を収容し、該試験台本体(30)のプローブピン数と該上プローブ盤(40)のプローブピン数の和に等しい数量のリレーが配列したリレー配列盤(61)、及び制御部を有する試験機本体(60)とを備え、該試験台本体(30)は、開口面にセットした該印刷配線板(1) の裏面にそれぞれの該プローブピン(20)の頭部が当接するものであり、該上プローブ盤(40)は、該試験台本体(30)の上方に上下動自在に装着されて、該印刷配線板(1) の表面にそれぞれの該プローブピン(20)の頭部が当接するものであり、該リレー配列盤(61)は、それぞれのリレーの一方の接点側を、導線を介して該試験台本体(30)及び上プローブ盤(40)のそれぞれのプローブピン(20)に接続し、他方の接点側を該試験機本体60に内装したセンサに接続するものであり、該制御部は、該メモリ(62)に指定された回路を順次引出して、該リレー配列盤(61) を駆動するものであることを特徴とする印刷配線板試験装置。
IPC (2件)：
前のページに戻る
