特許

J-GLOBAL ID：200903027796749866

スルーレート検知回路及び半導体集積回路装置

発明者： 今野 守
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-099699
公開番号（公開出願番号）：特開2000-295090
出願日： 1999年04月07日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】外部制御端子等を設けることを不要とし、出力回路のインピーダンスを伝送線路のインピーダンスに適合させる半導体集積回路の提供。【解決手段】出力バッファ回路の出力を受けるしきい値の異なる第1、第2バッファ回路と、第1バッファ回路の出力を遅延させて出力する遅延回路と、遅延回路の出力信号と前記第2のバッファ回路の出力信号とを入力し、第2バッファ回路の出力信号の立ち上がり又は立ち下がりの遷移エッジと遅延回路からの遅延出力信号の立ち上がり又は立ち下がりの遷移エッジとの間に所定の時間差のパルス幅の信号を生成出力する第1論理回路と、第2バッファ回路の出力からクロック信号を生成出力する第2論理回路と、第2論理回路からの出力をサンプリングクロック信号として、第1論理回路からの出力をカウントするカウンタ回路と、カウンタ回路の出力を保持する保持回路を備え、保持回路の出力を制御信号として前記出力バッファ回路の出力信号のスルーレートが調整される。

請求項（抜粋）：

出力バッファ回路の出力信号のスルーレートを検知する回路が、前記出力バッファ回路の出力信号を共通に受ける互いにしきい値の異なる第1、第2のバッファ回路と、前記第1のバッファ回路の出力を遅延させて出力する遅延回路と、前記遅延回路の出力信号と前記第2のバッファ回路の出力信号とを入力し、前記第2のバッファ回路の出力信号の立ち上がり又は立ち下がりの遷移エッジと、前記遅延回路からの遅延出力信号の立ち上がり又は立ち下がりの遷移エッジとの間に予め定められた所定値以上の時間差がある場合に、この時間差に対応するパルス幅の信号を生成し、検知信号として出力する第1の論理ゲート回路とを少なくとも備えたことを特徴とするスルーレート検知回路。

FI (2件)：

H03K 19/00 101 F ,  H03K 19/00 101 Q

Fターム (13件)：

5J056AA00 ,  5J056AA40 ,  5J056BB10 ,  5J056BB24 ,  5J056CC05 ,  5J056CC09 ,  5J056CC17 ,  5J056EE11 ,  5J056EE13 ,  5J056FF01 ,  5J056FF07 ,  5J056FF08 ,  5J056KK00