特許
J-GLOBAL ID：200903027797812545
絶縁ゲート型電界効果トランジスタ及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平7-047545
公開番号（公開出願番号）：特開平8-250713
出願日： 1995年03月07日
公開日（公表日）： 1996年09月27日
要約：
【要約】【目的】 埋め込み領域を有する絶縁ゲート電界効果トランジスタにおいて、ゲートーソース間絶縁耐圧特性の劣化を防止する。【構成】 p+ 層1上にn- 層2を形成し、表面に熱酸化膜3を形成した後、拡散窓を形成するする(図1(a)〜(c))。次に、熱拡散法によりn型不純物を選択拡散させ、拡散領域5を形成する(図1(d))。その後、酸化膜3を除去し、n- 層6を形成する(図1(e))。上記拡散領域5の形成時に拡散窓の部分に酸化膜が成長しn- 層2の表面にへこみが生じるため、n- 層6の表面7にもへこみが現れ、表面7に凹凸が発生する。このn- 層6の表面7の凹凸を研磨処理により除去し平坦化する(図1(f))。この平坦化されたn- 層6の表面にMOS構造の素子領域を形成する(図1(g))。
請求項（抜粋）：
第1半導体層と、この第1半導体層に接する第2導電型の第2半導体層と、前記第2半導体層内に形成されるとともに、前記第2半導体層表面に接合部が終端するように部分的に形成された第1導電型の第3半導体層と、この第3半導体層内に形成されるとともに、前記第3半導体層表面に接合部が終端するように部分的に形成された第2導電型の第4半導体層と、前記第1半導体と前記第2半導体層の境界面に接触するかあるいはその近傍に埋め込み形成された第2導電型の第5半導体領域と、前記第2半導体層と第4半導体層間の前記第3半導体層をチャネル領域として、少なくともこのチャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第3半導体層と前記第4半導体層の両方に接触部を有するソース電極と、前記第1半導体層を介してドレイン電流を供給するドレイン電極とを備え、前記第5半導体領域は酸化雰囲気中で熱拡散法により拡散形成されたものであって、前記第5半導体領域の形成時に生じる段差に対し前記第2半導体層はその表面が平坦化されて形成されていることを特徴とする絶縁ゲート型電界効果トランジスタ。
引用特許：
前のページに戻る
