エンディアン変換回路

発明者：
出願人/特許権者：
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平8-328138
公開番号（公開出願番号）：特開平10-171628
出願日： 1996年12月09日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】 I/O装置をCPUと同じ方式にエミュレーションする。【解決手段】データ変換回路3-1は、リトルエンディアンモードの時、ハイバイトライトならば、上位[15:8]を下位[7:0]に、ローバイトライトならば、下位[7:0]を上位[15:8]に、データバスDBからリトルエンディアンバスLBにデータ転送し、ハイバイトリードならば、下位[7:0]を上位[15:8]に、ローバイトリードならば、上位[15:8]を下位[7:0]にリトルエンディアンバスLBからデータバスDBに転送する。制御信号生成回路3-2は、リトルエンディアンモードの時、ハイバイトライトならば、ローバイトライト、ローバイトライトならば、ハイバイトライト、ハイバイトリードならば、ローバイトリード、ローバイトリードならば、ハイバイトリードにして、リトルエンディアンバスLBに転送する。

請求項（抜粋）：

第1のデータ信号、第1のアドレス信号、及び前記第1のアドレス信号が示す第1のワードアドレスの上位バイトのアドレス番地に前記第1のデータ信号のうち下位16ビットを転送する第1の信号線の上位8ビットの前記第1のデータ信号をライト指定するハイバイトライト/前記第1のワードアドレスの下位バイトのアドレス番地に前記第1の信号線の下位8ビットの前記第1のデータ信号をライト指定するローバイトライト/前記第1のワードアドレスの上位バイトのアドレス番地から前記第1の信号線の上位8ビットにリード指定するハイバイトリード/前記第1のワードアドレスの下位バイトのアドレス番地から前記第1の信号線の下位8ビットにリード指定するローバイトリードのいずれかを示す第1の制御信号を転送する第1のバスの前記第1の信号線の上位ビットから8ビット毎に昇順にバイトアドレスを対応付けてバイト単位にリード/ライトするビッグ・エンディアン方式の中央処理装置に接続される前記第1のバスと、前記中央処理装置によりリード/ライトされ、第2のデータ信号、第2のアドレス信号、及び前記第2のアドレス信号が示す第2のワードアドレスの上位バイトのアドレス番地に前記第2のデータ信号の下位16ビットを転送する第2の信号線の上位8ビットの前記第2のデータ信号をライトするハイバイトライト/前記第2のワードアドレスの下位バイトのアドレス番地に前記第2の信号線の下位8ビットの前記第2のデータ信号をライトするローバイトライト/前記第2のワードアドレスの上位バイトのアドレス番地から前記第2の信号線の上位8ビットにリード指定するハイバイトリード/前記第2のワードアドレスの下位バイトのアドレス番地から前記第2の信号線の下位8ビットにリードするローバイトリードのいずれかを示す第2の制御信号を転送する第2のバスの前記第2のデータ信号を転送する前記第2の信号線の下位ビットから8ビット毎に昇順にバイトアドレスを対応付けてバイト単位にリード/ライトするリトル・エンディアン方式のI/O装置に接続される前記第2のバスとの間に設けられるエンディアン変換回路において、前記第1の制御信号が前記ハイバイトライトの時、前記第2の制御信号を前記ローバイトライト、前記第1の制御信号が前記ローバイトライトの時に、前記第2の制御信号を前記ハイバイトライト、前記第1の制御信号が前記ハイバイトリードの時に、前記第2の制御信号を前記ローバイトリード、前記第1の制御信号が前記ローバイトリードの時に、前記第2の制御信号を前記ハイバイトリードにして、前記第2のバスに前記第2の制御信号を転送する制御信号生成回路と、前記第1の制御信号が前記ハイバイトライトの時、前記第1の信号線の上位8ビットを前記第2の信号線の下位8ビット、前記第1の制御信号が前記ローバイトライトの時、前記第1の信号線の下位8ビットを前記第2の信号線の上位8ビット、前記第1の制御信号がハイバイトリードの時、前記第2の信号線の下位8ビットを前記第1の信号線の上位8ビット、前記第1の制御信号が前記ローバイトリードの時、前記第2の信号線の上位8ビットを前記第1の信号線の下位8ビットにそれぞれ転送するデータ変換回路とを、備えたことを特徴とするエンディアン変換回路。

IPC (2件)：

G06F 5/00 , G06F 12/04 510

FI (2件)：

G06F 5/00 N , G06F 12/04 510 G

前のページに戻る