特許

J-GLOBAL ID：200903027850668133

半導体装置の製造方法

発明者： 寺本 茂樹
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-170790
公開番号（公開出願番号）：特開2001-007216
出願日： 1999年06月17日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 複数種類のゲート酸化膜厚を作り分ける場合に、そのうちの薄いゲート酸化膜を持つトランジスタの特性が劣化してしまうのを抑制する。【解決手段】 局所酸化法によって第一の領域と第二の領域とを分割する素子分離領域を形成したシリコン基板1上に、化学的気相成長法によって酸化シリコン膜8を形成する工程と、前記化学的気相成長法によって前記第一の領域上に形成した酸化シリコン膜8を除去する工程と、その後、前記シリコン基板1を熱酸化して、前記第一の領域上に第一の酸化シリコン膜10を形成し、かつ、前記第二の領域上にこれよりも厚い第二の酸化シリコン膜8,10を形成する工程とを行って、半導体装置を製造する。

請求項（抜粋）：

局所酸化法によって第一の領域と第二の領域とを分離する素子分離領域を形成したシリコン基板上に、化学的気相成長法によって酸化シリコン膜を形成する工程と、前記化学的気相成長法によって前記第一の領域上に形成した酸化シリコン膜を除去する工程と、その後、前記シリコン基板を熱酸化して、前記第一の領域上に第一の酸化シリコン膜を形成し、かつ、前記第二の領域上に前記化学的気相成長法による酸化シリコン膜を成長させた前記第一の酸化シリコン膜よりも厚い第二の酸化シリコン膜を形成する工程とを行うことを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/283 ,  H01L 21/762 ,  H01L 21/3205 ,  H01L 21/316 ,  H01L 27/08 331

FI (6件)：

H01L 27/08 102 C ,  H01L 21/283 C ,  H01L 27/08 331 A ,  H01L 21/76 D ,  H01L 21/88 B ,  H01L 21/94 A

Fターム (48件)：

4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104CC05 ,  4M104DD09 ,  4M104DD16 ,  4M104DD23 ,  4M104DD28 ,  4M104DD43 ,  4M104DD64 ,  4M104EE03 ,  4M104FF14 ,  4M104GG09 ,  4M104GG14 ,  4M104HH13 ,  4M108AA02 ,  4M108AB04 ,  4M108AB14 ,  4M108AC34 ,  4M108AC50 ,  4M108AD03 ,  4M108AD13 ,  5F032AA14 ,  5F032AA84 ,  5F032BB06 ,  5F032CA03 ,  5F032CA07 ,  5F032CA17 ,  5F032CA24 ,  5F032DA02 ,  5F032DA24 ,  5F032DA53 ,  5F033KK25 ,  5F033QQ19 ,  5F033RR04 ,  5F033SS12 ,  5F033VV06 ,  5F033XX35 ,  5F048AA04 ,  5F048AA05 ,  5F048AB01 ,  5F048AC06 ,  5F048BB05 ,  5F048BB08 ,  5F048BB13 ,  5F048BB16 ,  5F048BE03 ,  5F048BG12