特許

J-GLOBAL ID：200903027853007332

IC試験装置

発明者： 藤野 五月
出願人/特許権者： 安藤電気株式会社
代理人 (1件)： 志賀 正武 (外9名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-310262
公開番号（公開出願番号）：特開2000-137057
出願日： 1998年10月30日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】 ピンエレクトロニクスカード交換時にシステムタイミング補正ファイルを作成する必要が無く、且つ交換したピンエレクトロニクスカードの認識を自動的に行う。【解決手段】 被測定デバイスの良否を判定する測定手段100と、該測定手段のシステムタイミングを与えられた補正データに基づいて補正するシステムタイミング補正手段102と含んで構成されるピンエレクトロニクスカード10を有するIC試験装置において、ピンエレクトロニクスカード内に、システムタイミング補正手段に使用されるシステムタイミングを補正するための固有の補正データが格納される記憶手段104を設けておき、、前記記憶手段に格納された補正データに基づいて測定手段のシステムタイミングの補正を行う。

請求項（抜粋）：

被測定デバイスにテスト信号を供給し、かつ該被測定デバイスからの出力信号と期待データとの比較により被測定デバイスの良否を判定する測定手段と、該測定手段のシステムタイミングを与えられた補正データに基づいて補正するシステムタイミング補正手段と含んで構成されるピンエレクトロニクスカードを有するIC試験装置において、前記ピンエレクトロニクスカード内に、該ピンエレクトロニクスカードのシステムタイミング補正手段に使用されるシステムタイミングを補正するための固有の補正データが格納される記憶手段を設けておき、前記ピンエレクトロニクスカードの交換時に、前記記憶手段に格納された補正データに基づいて測定手段のシステムタイミングの補正を行うことを特徴とするIC試験装置。

IPC (2件)：

G01R 31/28 ,  H01L 21/66

FI (2件)：

G01R 31/28 D ,  H01L 21/66 D

Fターム (27件)：

2G032AA01 ,  2G032AA07 ,  2G032AB01 ,  2G032AC03 ,  2G032AD05 ,  2G032AE07 ,  2G032AE08 ,  2G032AE10 ,  2G032AE12 ,  2G032AF10 ,  2G032AG01 ,  2G032AG02 ,  2G032AG04 ,  2G032AH07 ,  2G032AK01 ,  2G032AK11 ,  2G032AK15 ,  2G032AL01 ,  2G032AL02 ,  2G032AL04 ,  4M106AA04 ,  4M106BA14 ,  4M106DG25 ,  4M106DJ18 ,  4M106DJ19 ,  4M106DJ20 ,  4M106DJ21