特許
J-GLOBAL ID：200903027879400920
CMOSゲートアレイ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-318755
公開番号（公開出願番号）：特開平5-206415
出願日： 1991年12月03日
公開日（公表日）： 1993年08月13日
要約：
【要約】【目的】異なる電源電圧で動作するCMOS論理回路を1チップ上に搭載することにある。【構成】異なる第1の電源6と第2の電源7をチップ1のコーナー部に配置し、第1の電源6に適したMOSトランジスタから成る第1の基本セル2を中央部に且つ第1の基本セル2に対応する第1の入出力回路部3を周辺部に配置する。同様に、第2の電源7に適したMOSトランジスタから成る第2の基本セル4を中央部に且つ第2の基本セル4に対応する第2の入出力回路部5を周辺部に配置する。このように、第1の電源6で動作するCMOS論理回路と第2の電源で動作するCMOS論理回路とをアレー上に半分ずつ搭載する。
請求項（抜粋）：
異なる第1および第2の電源並びに基準電源と、前記第1の電源より給電される第1の基本セルおよび第1の入出力回路部と、前記第2の電源より給電される第2の基本セルおよび第2の入出力回路部とを有し、前記第1の基本セルを形成するMOSトランジスタと前記第2の基本セルを形成するMOSトランジスタのしきい値電圧およびチャネル長を異ならせ且つ前記第1の入出力回路部を形成するMOSトランジスタと前記第2の入出力回路部を形成するMOSトランジスタのしきい値電圧およびチャネル長を異ならせることを特徴とするCOMSゲートアレイ。
IPC (3件)：
H01L 27/118
, H01L 27/04
, H01L 27/092
H01L 21/82 M
, H01L 27/08 321 J
