特許
J-GLOBAL ID：200903027896976568
電子コンポ-ネント構造および薄膜多層キャパシタの製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-032904
公開番号（公開出願番号）：特開平11-274407
出願日： 1999年02月10日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 インターポーザ薄膜キャパシタ構造が電子コンポーネントと多層回路カードとの間に用いられる電子コンポーネント構造を提供する。【解決手段】 基板面上のピット,ボイド,起伏から発生する上部薄膜領域の致命的な電気的短絡を除去するため、約0.5〜10μm厚の第1の金属層5が、基板上に付着され、その上に誘電体膜6と第2の金属層を含む薄膜を付着させる。第1金属層5は、Ptまたは他の電極金属、あるいはPt,CrおよびCu金属と拡散バリア層との組合せから構成される。接着力を強化するため、更に、Ti層を用いることもできる。第1金属層の厚さは、Cr層が約200Å、Cu層が約0.5〜約10μm、拡散バリア層が約1000Å〜約5000Å、Pt層が約100Å〜約2500Åである。
請求項（抜粋）：
導電性リードを有する電子コンポーネントと、上面を有する多層基板であって、内部にメタライズされた回路を有する複数の層と、メタライズされた相互接続ヴァイアとを有する多層基板と、上面と、その上面と反対側の下面と、メタライズされた相互接続ヴァイアとを有する薄膜構造であって、前記下面で前記ヴァイアが、前記多層基板の前記メタライズされた相互接続ヴァイアに電気的に接続され、前記上面で前記ヴァイアが、前記電子コンポーネントの導電性リードに電気的に接続されており、少なくとも1つのキャパシタを有する薄膜構造と、を備え、前記キャパシタは、0.5μmよりも大きい厚さに付着される第1の導電材料からなる、前記薄膜構造の前記上面上の少なくとも1つのパターニングされた第1の下部構造層と、薄膜誘電体層と、第2の導電材料からなる、前記薄膜誘電体層上の第2の上部構造層と、を有することを特徴とする電子コンポーネント構造。
IPC (2件)：
前のページに戻る
