特許
J-GLOBAL ID：200903027931621760
テストパターン
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-053423
公開番号（公開出願番号）：特開平6-268039
出願日： 1993年03月15日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】 高速動作時における各種容量、抵抗の実効的な値を高精度に抽出し検証する。【構成】 基本回路301が31〜201段程度の奇数段直列に接続される。最終段の出力線は初段の入力と接続される。一つの基本回路301の入力線からは、内部動作波形測定用配線302が引出され、出力バッファ303を通して内部動作出力線304へ出力される。アルミ配線-Nウェル間容量203の付加されていないリングオシレータ(図示せず)および付加されたリングオシレータ300の各々のゲート1段当たりの遅延時間をT1,T2とすると、T2-T1は付加されたアルミ配線-Nウェル間容量203による遅延増加である。このT2-T1およびアルミ配線-Nウェル間容量203のレイアウト面積よりアルミ配線-Nウェル間容量を求めることができる。
請求項（抜粋）：
同一基本論理ゲートで構成される第1のリングオシレータと、この第1のリングオシレータと同構成であって各論理ゲートの出力部に同一の負荷デバイスを付加した第2のリングオシレータとを備えたテストパターン。
IPC (4件)：
H01L 21/66
, G01R 31/28
, G06F 15/60 360
, H01L 27/04
