特許

J-GLOBAL ID：200903027937829443

FIFOメモリ装置のメモリ制御方法

発明者： 須藤 裕史
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-056479
公開番号（公開出願番号）：特開平7-271553
出願日： 1994年03月28日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 装置の回路規模を大きくすることなく、かつ書き込むべきでないデータをメモリへ書き込んだ場合にデータを無効化する前に読み出すことなく、FIFOメモリ装置のメモリ制御を行う。【構成】 データバス140上に第1のデータが出力されたときに、メモリアレイ111の第1のアドレスへの第1のデータの書き込み動作と並行して、判定回路112において第1のデータがメモリアレイ111に書き込むべきデータであるかどうかを判定し、判定の結果、第1のデータがメモリアレイ111に書き込むべきデータでないと判断した場合には、ライトアドレスポインタ回路113に保持されている第1のアドレスを更新しないで、データバス140上に第2のデータが出力されたときに、メモリアレイ111の第1のアドレスへの第2のデータの書き込み動作を行って、第1のデータを無効化する。

請求項（抜粋）：

データバスに接続されたデータストア用のメモリアレイと、前記データバス上のデータを前記メモリアレイに書き込むか否かを判定する判定回路と、前記メモリアレイにデータを書き込むための第1のアドレスを保持し、前記第1のアドレスにデータが書き込まれると前記第1のアドレスを更新して、次にデータを書き込むための第2のアドレスを保持するライトアドレスポインタ回路と、を有するFIFOメモリ装置のメモリ制御方法において、前記データバス上に第1のデータが出力されたときに、前記判定回路において前記第1のデータが前記メモリアレイに書き込むべきデータであるかどうかを判定し、判定の結果、前記第1のデータが前記メモリアレイに書き込むべきデータでないと判断した場合には、前記第1のデータを無効化することを特徴とする、FIFOメモリ装置のメモリ制御方法。

IPC (2件)：

G06F 5/06 311 ,  G11C 7/00 318

引用特許：

審査官引用 (2件)

• 特開昭59-182654
  
• 特開昭61-259353