特許
J-GLOBAL ID：200903027943551910
同期ディジタルハイアラーキにおけるフレームカウンタ回路
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-047194
公開番号（公開出願番号）：特開平5-252127
出願日： 1992年03月04日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 本発明の目的は、回路規模を低減して、IC化の所要ゲート数の削減を可能とするSDHにおけるフレーム・カウンタ回路を提供することである。【構成】 本発明は、高次群レベル信号にに応じたフレーム同期制御及び同期保護を行う同期制御手段101と、同期制御手段101によるフレーム同期制御下で、多重度に応じたフレーム処理用のタイミングを発生するフレームカウンタ回路110とを備えた同期ディジタル階層の端末装置1において、フレームの各行毎に反復して多重度に応じた所定桁数の桁を計数し、各行毎の計数完了の通知を行う桁計数手段103と、各フレーム毎に反復して桁計数手段103からの計数完了の通知に応じて所定数の行を計数する行計数手段105とを含むフレームカウンタ回路110を有する。
請求項（抜粋）：
高次群レベル信号に応じたフレーム同期制御及び同期保護を行う同期制御手段と、該同期制御手段によるフレーム同期制御下で、多重度に応じたフレーム処理用のタイミングを発生するフレームカウンタ回路とを備えた同期ディジタルハイアラーキの端末装置において、フレームの各行毎に反復して多重度に応じた所定桁数の桁を計数し、各行毎の計数完了の通知を行う桁計数手段と、各フレーム毎に反復して前記桁計数手段からの計数完了の通知に応じて所定数の行を計数する行計数手段とを含む前記フレームカウンタ回路を有することを特徴とする同期ディジタルハイアラーキにおけるフレームカウンタ回路。
IPC (3件)：
H04J 3/00
, G06M 3/00
, H04L 7/08
