特許

J-GLOBAL ID：200903027944082620

半導体素子及びその製造方法

発明者： 青木 浩
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-014831
公開番号（公開出願番号）：特開平8-213392
出願日： 1995年02月01日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】 配線間のスリットがシリコン酸化膜ですべて被われておらず、中に空洞部を形成することにより、配線間のスリットにおける寄生容量の減少を図る半導体素子及びその製造方法を提供する。【構成】 半導体素子において、最上層配線203が逆台形状をしており、かつ、該最上層配線203を被うシリコン酸化膜204により空洞部207を形成する。

請求項（抜粋）：

最上層配線が逆台形状をしており、かつ、該最上層配線を被うシリコン酸化膜により空洞部が形成されていることを特徴とする半導体素子。

IPC (4件)：

H01L 21/3205 ,  H01L 21/316 ,  H01L 21/764 ,  H01L 21/768

FI (3件)：

H01L 21/88 B ,  H01L 21/76 A ,  H01L 21/90 V

引用特許：

審査官引用 (3件)

• 特開平2-151032
  
• 特開平1-296644
  
• 特開平3-070160