特許

J-GLOBAL ID：200903027949741762

ハイレベルデータリンクコントローラ(HDLC)受信機ステートマシン

発明者： デイル・イー・グリック
出願人/特許権者： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317720
公開番号（公開出願番号）：特開平6-237285
出願日： 1993年12月17日
公開日（公表日）： 1994年08月23日
要約：

【要約】【目的】 ハードウェアの簡略化されたハイレベルデータリンクコントローラ(HDLC)受信機ステートマシンを提供する。【構成】 ステートマシンは、受信データのフレーム内状態を決定し、受信データがフレーム内にあるときゼロ削除を行ない、受信データ内のアボート信号を検出し、受信機の機能全体を制御することが可能な、集積回路上の単一の論理装置を含む。ステートマシンは、ステートマシンと、シリアル化されたデータをパラレルデータへ変換するためのシフトレジスタと、受信データのフレームの妥当性を検査するための巡回冗長検査(CRC)チェッカと、制御マイクロプロセッサによってデータが読出されるまでパラレルデータを記憶するための先入れ先出し(FIFO)バッファとを含む簡略化されたHDLC受信機で利用され得る。

請求項（抜粋）：

データリンクを介してシリアル化されたデータのフレームを受信するハイレベルデータリンクコントローラ(HDLC)受信機のデータ受信機能を制御するためのHDLC受信機ステートマシンであって、前記ステートマシンは、集積回路上に単一の論理装置を含み、前記論理装置は、受信データのフレーム内状態を決定するための手段と、前記受信データがフレーム内の状態にあるときゼロ削除を行なうための手段と、前記受信データ内のアボート信号を検出するための手段と、前記フレーム内状態を決定するための手段と、前記ゼロ削除を行なうための手段と、前記アボート信号を検出するための手段とを制御するための手段とを含む、ステートマシン。

IPC (4件)：

H04L 29/08 ,  G06F 13/00 353 ,  H04L 29/02 ,  H04L 13/08

FI (2件)：

H04L 13/00 307 A ,  H04L 13/00 301 B