特許
J-GLOBAL ID：200903027949764533
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-338191
公開番号（公開出願番号）：特開平9-161470
出願日： 1995年11月30日
公開日（公表日）： 1997年06月20日
要約：
【要約】【課題】リセット端子の省略を可能とし、装置の小型・軽量化及び製造工程の簡略化を達成するフリップフロップ内蔵型メモリ素子の提供。【解決手段】外部クロックの入力の有無を検知する回路と、リセット信号発生回路と、を有し、所定の時間クロックの入力がない場合、チップ内部でリセット信号を発生する。
請求項（抜粋）：
複数のアクセス用入出力端子にそれぞれ接続されクロックが供給される複数のフリップフロップと、アクセス用の各入出力端子と、前記フリップフロップを介してアクセスされるメモリセルと、前記クロックを入力し前記クロックの有無を検知するクロック検知回路と、前記クロック検知回路の出力に基づき前記フリップフロップをリセットする信号を出力するリセット信号発生回路と、を含むことを特徴とするフリップフロップ内蔵型半導体記憶装置。
IPC (2件)：
G11C 7/00 311
, G11C 7/00
G11C 7/00 311 C
, G11C 7/00 311 D
