特許

J-GLOBAL ID：200903027983871942

半導体装置の製造方法

発明者： 原川 秀明
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-026524
公開番号（公開出願番号）：特開平10-223556
出願日： 1997年02月10日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 従来の様にシリコン窒化膜が異常な形状で堆積されることなく、本発明では、タングステン上に平坦にシリコン窒化膜を堆積することができる。プラズマCVD法でシリコン窒化膜形成する際、問題となる膜応力は総合的には低減されるとともに、パーティクルについても薄膜で使用されるため、ゲート配線間のショートでの問題がなく、ゲート電極配線が形成することができる。【解決手段】 本発明はプラズマCVD法を用い、第1のシリコン窒化膜(8)の薄膜を堆積し、続いて、LPCVD法を用い、第2のシリコン窒化膜(9)の厚膜を堆積し、ゲート電極配線を形成する。

請求項（抜粋）：

半導体素子に配線金属を形成する工程が、半導体基板に高融点金属膜を堆積する工程と、前記高融点金属膜上にプラズマCVD法により第1のシリコン窒化膜を堆積する工程と、前記第1のシリコン窒化膜上にLPCVD法により第2のシリコン窒化膜を堆積する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/28 301 ,  H01L 21/3205 ,  H01L 29/78

FI (3件)：

H01L 21/28 301 A ,  H01L 21/88 R ,  H01L 29/78 301 G