特許

J-GLOBAL ID：200903027990940860

半導体記憶装置

発明者： 伊藤 彰浩
出願人/特許権者： 株式会社リコー
代理人 (1件)： 柏木 慎史 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-026780
公開番号（公開出願番号）：特開2002-231834
出願日： 2001年02月02日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】 安定したメモリ動作が可能で、素子の微細化にも対応可能な上に、信頼性が高く、多値記憶に対応可能で、さらには、簡便な製法で作製可能な繰返し書込み/消去が可能な不揮発メモリ素子構成の半導体記憶装置を提供する。【解決手段】 半導体材料からなり電荷キャリアの経路であるチャネル領域1と、トンネル絶縁層2と、微粒子3を絶縁マトリックス4中に含む電荷蓄積層5と、ゲート絶縁層6と、ゲート電極7との積層構造の半導体記憶装置において、微粒子3が酸化しにくい炭素原子を含む材料からなるので、書込み/消去動作の繰返しに対して高い耐性を持つ素子を提供でき、大気中でも容易に取り扱えるため塗布法、スプレー法の簡便な手法で電荷蓄積層を形成でき、素子の低コスト化が可能となるようにした。

請求項（抜粋）：

半導体材料からなり電荷キャリアの経路であるチャネル領域と、このチャネル領域上に積層されたトンネル絶縁層と、微粒子が絶縁マトリックス中に含まれて前記トンネル絶縁層上に積層された電荷蓄積層と、この電荷蓄積層上に積層されたゲート絶縁層と、このゲート絶縁膜上に積層されたゲート電極とを有する半導体記憶装置において、前記電荷蓄積層中の前記微粒子が炭素原子を含む材料からなることを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (42件)：

5F001AA04 ,  5F001AA19 ,  5F001AB08 ,  5F001AD12 ,  5F001AD62 ,  5F001AE02 ,  5F001AE08 ,  5F001AF07 ,  5F001AF20 ,  5F001AG21 ,  5F083EP17 ,  5F083EP22 ,  5F083FZ01 ,  5F083GA11 ,  5F083GA21 ,  5F083HA06 ,  5F083JA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA19 ,  5F083JA31 ,  5F083JA36 ,  5F083JA43 ,  5F083JA56 ,  5F083PR21 ,  5F083PR22 ,  5F083PR23 ,  5F083PR33 ,  5F083ZA21 ,  5F101BA19 ,  5F101BA54 ,  5F101BB05 ,  5F101BD02 ,  5F101BD37 ,  5F101BE05 ,  5F101BE07 ,  5F101BF03 ,  5F101BF05 ,  5F101BH02