特許

J-GLOBAL ID：200903028009127825

ガベージコレクションをスケジュールする方法

発明者： ホウルズワース リチャード ジェイ
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 津軽 進 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-609892
公開番号（公開出願番号）：特表2002-541551
出願日： 2000年03月09日
公開日（公表日）： 2002年12月03日
要約：

【要約】プロセッサによって並行に実行されるべき命令をスケジュールする方法であって、前記プロセッサは所定の数の命令を並行に実行することが可能である。第1プロセスからの命令と第2プロセスからの命令とは所定の規則に従ってインタリーブされ、第3プロセスを与える。次いで、前記第3プロセスからの命令は前記プロセッサによる第1の時点における実行のためにスケジュールされる。前記第1プロセスの命令は、メモリのヒープ内のポインタを識別することによってリンクされるデータオブジェクトを有するデータ構造を生成する。前記第2プロセスは前記メモリのヒープをトラバースし、前記第1プロセスによって使用されていないデータ構造に割り当てられているメモリを回収するためのガベージコレクションプロセスを有する。

請求項（抜粋）：

プロセッサによって並行に実行されるべき命令をスケジュールする方法であって、前記プロセッサは所定の数の命令を並行に実行することが可能であり、当該方法は所定の規則に従って第1プロセスからの命令と第2プロセスからの命令とをインタリーブし第3プロセスを与えるステップ、及び前記プロセッサによる第1の時点における実行のために前記第3プロセスからの命令をスケジュールするステップを有する方法であって、前記第1プロセスの命令がメモリのヒープ内のポインタを識別することによりリンクされるデータオブジェクトを有するデータ構造を生成し、前記第2プロセスが前記メモリのヒープをトラバースし、前記第1プロセスによって使用されていないデータ構造に割り当てられているメモリを回収するガベージコレクションプロセスを有する方法。

IPC (2件)：

G06F 9/46 340 ,  G06F 12/00 591

FI (2件)：

G06F 9/46 340 B ,  G06F 12/00 591

Fターム (4件)：

5B060AA10 ,  5B098GA05 ,  5B098GA08 ,  5B098GD04