特許

J-GLOBAL ID：200903028039405498

冗長回路

発明者： 岡島 義憲
出願人/特許権者： 富士通株式会社
代理人 (1件)： 有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-139757
公開番号（公開出願番号）：特開平8-008344
出願日： 1994年06月22日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】少なくとも2個以上の回路要素を救済できるようにして実用上十分な冗長回路を提供すること。【構成】同一構成のN個の信号入出力部と、該N個の信号入出力部よりもX個だけ多いM個の同一構成の回路要素との間に、各々がX+1個の接点を有するN個のスイッチ要素を設け、各スイッチ要素のX+1個の接点を介して、隣り合うX+1個の回路要素と一つの信号入出力部との間を選択的に接続するように構成する。

請求項（抜粋）：

同一構成のN個の信号入出力部(D1 〜DN )と、該N個の信号入出力部(D1 〜DN )よりもX個だけ多いM個の同一構成の回路要素(C1 〜CM )との間に、各々がX+1個の接点(F1 、......、FX 、FX+1 )を有するN個のスイッチ要素(SW1 〜SWN )を設け、各スイッチ要素(SW1 〜SWN )のX+1個の接点を介して、隣り合うX+1個の回路要素(Ci 、......、Ci+X-1 、Ci+X ;iは1、2、......N)と一つの信号入出力部(Di )との間を選択的に接続するように構成したことを特徴とする冗長回路。

IPC (2件)：

H01L 21/82 ,  G11C 29/00 301