特許
J-GLOBAL ID：200903028063696150
トレンチゲート半導体デバイスおよびそれらの製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (6件)：
吉武 賢次
, 玉真 正美
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2002-586395
公開番号（公開出願番号）：特表2004-522305
出願日： 2002年04月25日
公開日（公表日）： 2004年07月22日
要約：
たとえば1μm以下のピッチ(Yc)を有するパワーMOSFETセルのような微細なトレンチゲート半導体デバイスは、側壁スペーサ(52)を様々な方法で使用するセルフアライン技術によって製造される。トレンチゲート(11)は、本体表面(10a)にあるマスク(51)の、より広い窓(51a)の側壁にあるスペーサ(52)によって画定される狭い窓(52b)を介してエッチングされた狭いトレンチ(20)内に収容される。スペーサ(52)は、トレンチゲート(11)に隣接するソース領域(13)およびトレンチゲート(11)上の絶縁被覆層(18)をこの狭いトレンチ(20)にセルフアラインするのを可能にする。ソース電極(33)のためのコンタクト窓(18a)を画定する被覆層(18)が、スペーサ(52)を取り除いた後、成膜およびエッチバックによって、簡単ではあるが再現性のある形で提供される。被覆層(18)の本体表面(10a)と重なり合った部分(y4、y4')は明確に画定され、それによってソース電極(33)とトレンチゲート(11)とが短絡する危険性を減少させる。さらに、ソース領域(13)の打ち込みが容易になり、また絶縁被覆層(18)を提供した後、高エネルギー打ち込み(61)を用いて、チャンネル収容領域(15)を提供することができる。
請求項（抜粋）：
ソース領域からチャンネル収容領域を貫通してドレイン領域まで延びるトレンチ内にトレンチゲートを有するトレンチゲート半導体デバイスを製造する方法であって、
(a)半導体本体の表面にある第1のマスクの、より広い窓の側壁に側壁拡張部を提供することによって狭い窓が画定され、
(b)トレンチが、前記狭い窓から本体内にエッチングされ、ゲートが前記トレンチ内に設けられ、
(c)前記ソース領域が、前記トレンチの側壁に隣接するように設けられ、
(d)次の一連のステップ、すなわち
・前記側壁拡張部を取り除き、より広い窓を備えた前記第1のマスクの少なくとも一部分を前記本体の表面に残すステップと、
・前記より広い窓を埋め、前記より広い窓よりも上に達し、かつ前記第1のマスク部分を覆うのに十分な厚さにまで絶縁材料を成膜するステップと、
・前記絶縁材料をエッチバックし、前記第1のマスク部分の前記より広い窓内に前記絶縁被覆層を残すステップと、
・その後、ソース電極を提供し、前記ソース領域とそれに隣接する前記本体表面領域とを接触させ、かつトレンチゲート上の前記絶縁被覆層を覆う前に、前記第1のマスク部分を取り除くステップと、
を用いて、絶縁被覆層がトレンチゲート上に設けられる方法。
IPC (2件)：
FI (5件)：
H01L29/78 652B
, H01L29/78 653A
, H01L29/78 658B
, H01L29/78 658F
, H01L29/78 658G
