特許

J-GLOBAL ID：200903028103838255

半導体装置の製造方法

発明者： 広瀬 満
出願人/特許権者： アプライド マテリアルズ インコーポレイテッド
代理人 (1件)： 長谷川 芳樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-012078
公開番号（公開出願番号）：特開2000-216241
出願日： 1999年01月20日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 絶縁層を介して半導体と配線との良好な接触を得る半導体製造方法。【解決手段】 半導体層の上に絶縁層を形成し、絶縁層の一部を、半導体層の表面の一部が露出するまで除去して、半導体層の露出表面を底面とするコンタクトホールを形成し、半導体層の露出表面を加熱して、露出表面の上に半導体の酸化物の膜を形成し、コンタクトホールを金属で埋め込み更に金属が絶縁層の上を覆うように、金属を堆積する。

請求項（抜粋）：

半導体層の上に絶縁層を形成し、前記絶縁層の一部を、前記半導体層の表面の一部が露出するまで除去して、前記半導体層の露出表面を底面とするコンタクトホールを形成し、前記半導体層の前記露出表面を加熱して、前記露出表面に該半導体の酸化物の膜を形成し、前記コンタクトホールを金属で埋め込み更に金属が前記絶縁層の上を覆うように、金属を堆積する半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/28

FI (2件)：

H01L 21/90 C ,  H01L 21/28 L

Fターム (48件)：

4M104AA01 ,  4M104AA02 ,  4M104AA03 ,  4M104AA08 ,  4M104AA09 ,  4M104BB14 ,  4M104CC01 ,  4M104DD08 ,  4M104DD16 ,  4M104DD19 ,  4M104DD22 ,  4M104DD29 ,  4M104DD43 ,  4M104EE02 ,  4M104EE14 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG13 ,  4M104HH13 ,  4M104HH15 ,  4M104HH20 ,  5F033GG01 ,  5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN12 ,  5F033PP09 ,  5F033QQ37 ,  5F033QQ73 ,  5F033QQ82 ,  5F033QQ85 ,  5F033QQ89 ,  5F033QQ98 ,  5F033RR04 ,  5F033SS25 ,  5F033WW02 ,  5F033XX09 ,  5F033XX33