特許
J-GLOBAL ID：200903028104460094
キャッシュメモリ付プロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-217476
公開番号（公開出願番号）：特開平10-063574
出願日： 1996年08月19日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】 CPU、外部メモリ、およびキャッシュメモリを備えた情報装置において、CPUのオーバーヘッドが少なくかつCPUの実行中のプログラムによるキャッシュメモリアクセスとの競合が問題にならない外部メモリからキャッシュメモリへのデータのプリフェッチを行なうプロセッサを提供する。【解決手段】 DMA機能付外部I/Fユニット5が、CPU1が先の段階で処理するデータを予測し、それらデータをCPU1制御の入出力手段とは独立して外部メモリ13からキャッシュメモリ3に連続して転送することによってCPU1のオーバーヘッドの少ないキャッシュメモリ3へのデータのプリフェッチを可能にする。
請求項（抜粋）：
CPU、外部メモリ、キャッシュメモリ、および外部インタフェースユニットを備えたプロセッサにおいて、前記外部インタフェースユニットが、前記外部メモリとのデータ入出力手段、前記キャッシュメモリとのデータ入出力手段、前記CPUが先の段階で処理するデータの前記外部メモリでのアドレスを指定する手段、およびそれら指定された前記アドレスのデータを前記CPU制御の入出力手段とは独立して前記外部メモリと前記キャッシュメモリ間で入出力する手段を備え、前記キャッシュメモリと前記外部メモリとの間のダイレクトアクセスメモリ機能により前記CPUが処理するデータを前記キャッシュメモリに先取りすることを特徴とするキャッシュメモリ付プロセッサ。
IPC (2件)：
G06F 12/08
, G06F 12/08 310
G06F 12/08 D
, G06F 12/08 310 Z
