特許

J-GLOBAL ID：200903028114572354

スタティックランダムアクセスメモリ装置

発明者： 穴見 健治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-238547
公開番号（公開出願番号）：特開平5-198183
出願日： 1992年09月07日
公開日（公表日）： 1993年08月06日
要約：

【要約】【構成】 5つの素子によって構成されたメモリセルを備えた改善されたスタティックランダムアクセスメモリ(SRAM)が開示される。1つのメモリセルは、単一のアクセスゲートトランジスタを介して、単一のビット線に接続される。これに加えて、メモリセルがアクセスされないとき、アクセスされない列内のメモリセルのドライバトランジスタのソースに予め定められた中間電位を与えるためのソース線電位制御回路8が設けられる。【効果】 1つのメモリセルがわずか5つの素子によって構成されかつ単一のビット線に接続されるので、集積度が向上される。これに加えて、アクセスされない列に設けられたメモリセルに与えられる電源電圧が、ソース線電圧制御回路の作用により減少されるので、電力消費も減少され、さらには、メモリセルの破壊も防がれる。

請求項（抜粋）：

複数の行および複数の列に配設された複数のメモリセルを備えたメモリセルアレイと、各々が前記メモリセルアレイ内の対応する1つの列内に設けられ、前記対応する1つの列内のメモリセルに接続された複数のビット線とを含み、各前記メモリセルは、単一の入出力ノードを有し、前記入出力ノードを介して与えられるデータ信号を記憶するデータ記憶手段と、対応する列内のビット線と前記入出力ノードとの間に接続され、行アドレス信号に応答してオンされる単一のスイッチング手段とを備え、前記データ記憶手段は、制御可能な電源電圧が与えられ、列アドレス信号に応答して、アクセスされない列内のメモリセルに与えられる前記電源電圧を予め定められた電圧値に選択的に減少させる電源電圧減少手段とを含む、スタティックランダムアクセスメモリ装置。

引用特許：

審査官引用 (3件)

• 特開昭56-143587
  
• 特開昭63-083992
  
• 特開昭56-061088