特許
J-GLOBAL ID：200903028119318979
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-197248
公開番号（公開出願番号）：特開平5-021735
出願日： 1991年07月11日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】ゲート電極下において不純物層間のパンチスルーが生じにくい半導体装置を製造する。【構成】ポリサイド膜17をゲート電極のパターンに加工し、このポリサイド膜17をマスクにしてN+ イオン27をSi基板11にイオン注入してから、pチャネルMOSトランジスタのソース・ドレインを形成するためのB+ イオン32を、ポリサイド膜17をマスクにしてSi基板11にイオン注入する。このため、B+ イオン32をアニールで拡散させることによってソース・ドレインを形成する際に、N+ イオン27がB+ イオン32の拡散を抑制し、ソース・ドレインの拡がりが抑制される。
請求項（抜粋）：
ゲート電極のパターニング後に、不純物層を形成する不純物の拡散を抑制する物質を、前記ゲート電極をマスクにして半導体基板に導入し、前記ゲート電極をマスクにして前記不純物を前記半導体基板に導入する半導体装置の製造方法。
IPC (3件)：
H01L 27/092
, H01L 21/336
, H01L 29/784
H01L 27/08 321 E
, H01L 29/78 301 P
