特許

J-GLOBAL ID：200903028124943288

メモリシステム

発明者： 永澤 好章 ,  赤木 裕
出願人/特許権者： 鐘紡株式会社 ,  カネボウ電子株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-024283
公開番号（公開出願番号）：特開平10-207786
出願日： 1997年01月22日
公開日（公表日）： 1998年08月07日
要約：

【要約】【目的】 元来不良チップとして処理されるメモリを用いて、その不良箇所を救済するコントローラを設けて不良メモリを利用可能とすることにより、実質的な歩留りを向上させ、メモリ製造工程におけるコストの低減を図る。【構成】 複数個の不良メモリ、その不良箇所救済用データを格納する冗長メモリ、及びそれらの情報に基づきECC演算を行い入出力データを制御するコントローラを備えており、システムアクセス時に不良メモリデータ及び不良箇所救済用データ情報に基づき正常な系を形成するメモリシステム。

請求項（抜粋）：

複数の不良メモリデバイスを用いて所望の記憶容量を実現するメモリシステムであって、その一部に不良ブロックを有する複数の不良メモリデバイスと、ECC符号である単一シンボル訂正リードソロモン符号の符号化回路及び復号化回路を有するコントローラと、前記符号に基づく冗長データを記憶するメモリデバイスとを有することを特徴とする不良メモリデバイス救済メモリシステム。

IPC (2件)：

G06F 12/16 310 ,  G06F 12/16 320

FI (2件)：

G06F 12/16 310 P ,  G06F 12/16 320 F

引用特許：

審査官引用 (4件)

• 特開平4-330542
  
• 特開昭53-034430
  
• 特開平4-330542
  
• 特開昭53-034430