特許
J-GLOBAL ID：200903028134560441
不揮発性半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：再公表公報
出願番号（国際出願番号）：JP2002001848
公開番号（公開出願番号）：WO2003-073430
出願日： 2002年02月28日
公開日（公表日）： 2003年09月04日
要約：
フラッシュメモリには、多数決論理回路3、およびシフトレジスタ61〜63が設けられている。また、バンク2a〜2dのうち、3つのバンク2a〜2cには電源トリミング情報、ビット線救済情報からなる2値の管理情報が格納される管理情報格納領域KAがそれぞれ備えられている。フラッシュメモリの初期化動作時に、管理情報格納領域KAから読み出された管理情報を多数決論理回路3が誤り訂正し、トリミング/救済データバッファ11に出力し、信頼性の高い管理情報を短時間で提供する。また、シフトレジスタ61〜63は、制御回路12から出力される制御信号をある時間だけ遅延させ、センスアンプ42〜44に出力する。これにより、バンク2a〜2dの動作電流を分散させることができ、フラッシュメモリのピーク電流を抑制することができる。
請求項（抜粋）：
メモリセルがアレイ状に並べられたメモリアレイからなる複数のメモリバンクを有し、前記複数のメモリバンクが同時に制御される不揮発性半導体記憶装置であって、
前記複数のメモリバンクのうち、3つ以上の奇数個のメモリバンクにそれぞれ設けられ、管理情報を格納する管理情報格納領域と、
前記管理情報格納領域から読み出された管理情報の多数決論理をとり、前記管理情報を決定する多数決論理回路とを備えたことを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
G11C29/00
, G11C16/02
, G11C16/06
, H03K17/16
G11C29/00 631Z
, H03K17/16 F
, G11C17/00 601E
, G11C17/00 639Z
, G11C17/00 634Z
, G11C17/00 634B
, G11C17/00 641
, G11C17/00 601D
, G11C17/00 636B
