特許

J-GLOBAL ID：200903028136018806

調整回路及びその調整回路の調整方法

発明者： 高倉 信之
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-318818
公開番号（公開出願番号）：特開平8-181277
出願日： 1994年12月21日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】 実装後に抵抗の抵抗値を調整する。【構成】 本体回路1に接続されて回路特性を調整する調整回路2であって、抵抗R1〜R3と、抵抗R1〜R3のそれぞれに並列に接続されたEEPROMQe1 〜Qe3とを備えた調整部3と、その調整部3の両端に接続され、本体回路1への調整部3の接続状態を制御するNMOSトランジスタQs1 ,Qs2 とを備えた。【効果】 本体回路1に悪影響を与えずに、EEPROMQe1 〜Qe3 にデータを書き込むことによって、抵抗R1〜R3の組み込み、または、バイパスを設定できる。

請求項（抜粋）：

本体回路に接続されて回路特性を調整する調整回路であって、調整用受動素子、または、前記調整用受動素子と不揮発性メモリ素子との並列回路、または、前記調整用受動素子と不揮発性メモリ素子との直列回路を備えた調整部と、その調整部の少なくとも一端に接続され、前記本体回路への前記調整部の接続状態を制御する接続制御部とを備えたことを特徴とする調整回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/66