特許

J-GLOBAL ID：200903028154205397

半導体装置

発明者： 市川 浩司
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平11-073438
公開番号（公開出願番号）：特開2000-269433
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 同一のアクティブ領域に被保護回路と保護回路を一緒に設けるように構成しながら、出力端子の静電破壊耐量の低下を防止する。【解決手段】 本発明の半導体装置は、被保護回路1と保護回路2を、酸化膜等で分離された同一のアクティブ領域4に設けると共に、出力端子3用のボンディング部3aから導かれた配線23を被保護回路1と保護回路2に接続するときに、配線23によってボンディング部3aと保護回路2との間を接続した後、配線23によって保護回路2と被保護回路1との間を接続するように配線したものである。この構成の場合、出力端子3から入ったサージ電圧のほとんどが保護回路2で吸収されるようになり、被保護回路1に伝達するサージ電圧がほとんどなくなる。

請求項（抜粋）：

被保護回路と保護回路を、酸化膜等で分離された同一のアクティブ領域に設けると共に、出力端子用のボンディング部から導かれた配線を前記被保護回路と前記保護回路に接続するときに、前記配線によって前記ボンディング部と前記保護回路との間を接続した後、前記配線によって前記保護回路と前記被保護回路との間を接続するように配線したことを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/762 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/04 H ,  H01L 21/76 D ,  H01L 27/08 321 H

Fターム (14件)：

5F032AA13 ,  5F032BA08 ,  5F032CA17 ,  5F038AV06 ,  5F038BH07 ,  5F038BH09 ,  5F038BH13 ,  5F038CA02 ,  5F038CD08 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB05 ,  5F048AC03 ,  5F048BG12

引用特許：

審査官引用 (3件)

• 特開平1-304778
  
• 特開平1-304778
  
• 特開平1-304778