特許
J-GLOBAL ID:200903028156204282

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 高田 守
公報種別:公開公報
出願番号(国際出願番号):特願平4-041166
公開番号(公開出願番号):特開平5-243386
出願日: 1992年02月27日
公開日(公表日): 1993年09月21日
要約:
【要約】【目的】 救済されたアドレスの確認、不良解析が容易な半導体記憶装置を得る。【構成】 ヒューズ回路f0〜fnの出力を入力する出力制御回路A13と、テストモード時にイネーブルとなるTEST信号14を制御信号として、テストモード時にヒューズ回路f0〜fnの情報を出力するデータピン15とを設ける。
請求項(抜粋):
冗長回路を有する半導体記憶装置において、レーザ光で溶断し得る複数個のヒューズを予備ライン用デコーダとテストモード信号で制御される出力制御回路に入力し、上記出力制御回路の出力をデータピンと接続したことを特徴とする半導体記憶装置。
IPC (4件):
H01L 21/82 ,  G11C 29/00 301 ,  H01L 27/04 ,  H01L 27/10 481

前のページに戻る