特許
J-GLOBAL ID:200903028160386395

半導体素子の実装方法

発明者:
出願人/特許権者:
代理人 (1件): 森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願平8-145241
公開番号(公開出願番号):特開平9-326419
出願日: 1996年06月07日
公開日(公表日): 1997年12月16日
要約:
【要約】【課題】 半導体素子の電極と回路基板の回路とを高信頼性で接合することを可能とする半導体素子の実装方法を提供する。【解決手段】 回路基板4に形成された孔部8に導電性ペースト7を充填し外部電極端子33を形成する工程と、外部電極端子33と半導体素子1の電極2に形成された突起バンプ3を位置決めする工程と、半導体素子1を押圧し、孔部8内の導電性ペースト7と突起バンプ3とを接触させ、半導体素子1の電極2と回路基板4の外部電極端子33とを電気的に接続する工程とを有する。
請求項(抜粋):
回路基板の回路と半導体素子の電極を接続する前記回路基板の箇所に、孔部を形成する工程と、前記孔部に導電性ペーストを充填し外部電極端子を形成する工程と、前記半導体素子の電極に突起バンプを形成する工程と、前記外部電極端子と半導体素子の電極に形成された突起バンプを位置決めする工程と、前記半導体素子を押圧し、前記孔部内の前記導電性ペーストと前記突起バンプとを接触させ、前記半導体素子の前記電極と前記回路基板の前記外部電極端子とを電気的に接続する工程とを有することを特徴とする半導体素子の実装方法。
IPC (3件):
H01L 21/60 311 ,  H01L 21/60 ,  H01L 21/60 301
FI (3件):
H01L 21/60 311 S ,  H01L 21/60 311 Q ,  H01L 21/60 301 L
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る