特許
J-GLOBAL ID：200903028167245720
薄膜電子装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-252266
公開番号（公開出願番号）：特開平8-122814
出願日： 1994年10月18日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】 絶縁層を介した各導電層間が重なる部分の層間絶縁の破壊による短絡または切断の発生を防止する。【構成】 画素導電層の面積S1に対してゲート導電層の面積S2の比S′が1/2≦S′≦2、もしくは同一となるように配線する。これにより、ゲート,ソース配線6,7間の短絡不良検出とスクリーニングを目的とするゲート,ソース検査配線9,11、終端部12を絶縁層を挾んだ画素導電層とゲート導電層の2層の構成となる配線が可能となる。更にゲート電極上に酸化膜等の絶縁層をスパッタ装置により成膜できゲート電極とソース電極の短絡を防ぎ、線欠陥等の低減ができる。
請求項（抜粋）：
絶縁基板上に形成された第1の導電層と、該第1の導電層上に形成された第1の絶縁層を介し対極するように形成された第2の導電層と、更に前記第1,第2の導電層が形成された前記絶縁基板上に第2の絶縁層を形成する構成の薄膜電子装置において、前記第1の導電層の面積S1と前記第2の導電層の面積S2との比S′が1/2≦S′≦2とすることを特徴とする薄膜電子装置。
IPC (2件)：
G02F 1/136 500
, H01L 29/786
