特許
J-GLOBAL ID：200903028240184530
半導体記憶装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-260040
公開番号（公開出願番号）：特開平6-112429
出願日： 1992年09月29日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 蓄積電極高さをさほど大きくすることなくDRAMセルに必要なキャパシタ容量を確保することができ、蓄積電極より上の配線から蓄積電極より下の層にコンタクトをとるのが困難にならないような蓄積電極の平面パターンを持つ半導体記憶装置及びその製造方法を提供することにある。【構成】 半導体基板上にMOSトランジスタ及びこのトランジスタのソース・ドレインの一方に接続されたキャパシタを形成したメモリセルを複数個配置してなる半導体記憶装置において、キャパシタの蓄積電極22を最小加工寸法の正方形パターンを組み合わせて十字型に形成し、隣接する蓄積電極22の分離にパターンのコーナ部を用いることにより、最小加工寸法より小さい分離間隔の投影面積の大きい蓄積電極22を形成したことを特徴とする。
請求項（抜粋）：
半導体基板上にMOSトランジスタ及びこのトランジスタのソース・ドレインの一方に接続されるキャパシタを形成したメモリセルを複数個配置してなる半導体記憶装置において、前記キャパシタの蓄積電極の分離にパターンのコーナ部を用い、最小加工寸法より小さい分離間隔の蓄積電極を形成したことを特徴とする半導体記憶装置。
IPC (2件)：
前のページに戻る
