特許
J-GLOBAL ID：200903028275427362
電子回路パッケージの識別情報読み書き回路
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-120737
公開番号（公開出願番号）：特開2000-311078
出願日： 1999年04月27日
公開日（公表日）： 2000年11月07日
要約：
【要約】【課題】 電子回路パッケージの識別情報の書き込み及び読み出しに要する時間を短縮する。【解決手段】 複数の電子回路パッケージを特定する識別情報をメモリ20に書き込む前に予め、前記識別情報を複数ビット単位で並列に保持する複数の書き込みデータ保持用ラッチ回路30A,30B,30Cと、これら複数の書き込みデータ保持用ラッチ回路に保持された前記識別情報をメモリに所定の順序で書き込む書き込み制御回路32と、メモリから読み出された前記識別情報を保持する複数の読み出しデータ保持用ラッチ回路34A,34Bと、メモリから前記識別情報を複数の読み出しデータ保持用ラッチ回路に所定の順序で読み出す読み出し制御回路36とを有している。
請求項（抜粋）：
制御回路が組み込まれた制御パッケージを含む複数の電子回路パッケージを含んで構成され、前記制御パッケージは前記複数の電子回路パッケージの各々を特定する識別情報が格納されるメモリを有する回路装置において、前記識別情報を複数ビット単位で並列に保持する複数の書き込みデータ保持用ラッチ回路と、前記複数の書き込みデータ保持用ラッチ回路に保持された前記識別情報を前記メモリに所定の順序で書き込む書き込み制御手段と、前記メモリから読み出された前記識別情報を保持する複数の読み出しデータ保持用ラッチ回路と、前記メモリから前記識別情報を前記複数の読み出しデータ保持用ラッチ回路に所定の順序で読み出す読み出し制御手段と、を有することを特徴とする電子回路パッケージの識別情報読み書き回路。
Fターム (4件)：
5B022AA00
, 5B022BA04
, 5B022CA08
, 5B022FA01
