特許
J-GLOBAL ID：200903028280801000
タイミング発生装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-170723
公開番号（公開出願番号）：特開平6-109813
出願日： 1992年06月29日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 複数のエッジ発生器に安定してレート信号とエッジカウント用クロックとを分配することができる。【構成】 基本クロックをn分周する分周回路と、分周回路が分周した得たエッジカウント用クロックの周期幅と同じパルス幅を有したレート信号を基本クロックに基づいて得るレート信号発生回路と、エッジ信号の次の周期の最初となるエッジカウント用クロックを基本クロックの一周期以下の分解能で遅延する第一の遅延回路と、第一の遅延回路を介して入力されるエッジカウント用クロックとレート信号とに基づいてカウント動作を行うカウンタと、エッジカウント用クロックの一周期以下の分解能を有し、カウンタが所定のカウント値に達した時に出力するエッジ信号を少なくとも一周期以上の範囲で遅延可能な第二の遅延回路と、を設けエッジ信号の周期を前記第一の遅延回路によって基本クロックの分解能以下で設定すると共に、エッジ信号の発生を第二の遅延回路によってエッジカウント用クロックの分解能以下で設定することができることを特徴としている。
請求項（抜粋）：
パターンジェネレータにレート信号を出力すると共に、フォマッタにエッジ信号を出力するタイミング発生装置において、基本クロックをn分周する分周回路と、この分周回路が分周した得たエッジカウント用クロックの周期幅以下で、少なくとも基本クロックの1周期以上のパルス幅を有したレート信号を前記基本クロックに基づいて得るレート信号発生回路と、前記エッジ信号の次の周期のエッジカウント用クロックを前記基本クロックの一周期以下の分解能で遅延時間を制御する第一の遅延回路と、この第一の遅延回路を介して入力される前記エッジカウント用クロックと前記レート信号とに基づいてカウント動作を行うカウンタと、前記エッジカウント用クロックの一周期以下の分解能を有し、前記カウンタが所定のカウント値に達した時に出力するエッジ信号を少なくとも一周期以上の範囲まで遅延可能な第二の遅延回路と、を設け、前記エッジ信号の周期を前記第一の遅延回路によって基本クロックの分解能以下で設定すると共に、エッジ信号の発生を前記第二の遅延回路によってエッジカウント用クロックの分解能以下で設定することができることを特徴としたタイミング発生装置。
IPC (5件)：
G01R 31/28
, G01R 31/26
, H03K 3/64
, H03K 5/00
, H03K 5/156
