特許

J-GLOBAL ID：200903028283999162

シリアルデータの転送回路

発明者： 中村 隆治 ,  川端 和生 ,  大渕 一央
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-232745
公開番号（公開出願番号）：特開平7-084896
出願日： 1993年09月20日
公開日（公表日）： 1995年03月31日
要約：

【要約】 (修正有)【目的】 1本のシリアルデータの転送のための信号線の本数が成る可く少なくし,「ワード」の境界を知るための冗長ビットの付加の必要が無くてスループットが低下せず,被制御部である受信側のLSIでの誤動作を防止する為の付加回路の規模が比較的に小さなシリアルデータの転送回路を実現する。【構成】 シリアルデータの送信側では該シリアルのワードのDATの境界となる最終ビットのデータの其のCLOCKに対する位相を通常位相と異なる極性に反転変化させ、該データの受信側では、予め定めた受信CLOCKの立上り又は立下りのエッジで受信DATAをシリアル/ パラレル変換回路へ入力すると共に、受信DATAの位相の変化点のCLOCKを監視(FF 1,FF 2,AND)し、予め定めた該CLOCK の極性と逆の極性が検出された時に前記ワードの境界の最終ビットのデータを受信したものとして信号STROBEを生成し、パラレル出力回路であるラッチ回路を起動するように構成する。

請求項（抜粋）：

複数ビットを単位とするワードのデータ(DATA)をビット毎に伝送する信号線と、そのデータ(DATA)のビットに同期して伝送されるクロック(CLOCK)の信号線とによりシリアルにワードのデータの転送を行うシリアルデータの転送回路であって、該データの転送元(送信側)では、該シリアルのワードのデータ(DATA)の境界となる最終ビットのデータの其のクロック(CLOCK) に対する位相を通常位相と異なる極性に反転変化させる極性反転回路(1) を具え、該データの転送先(受信側)では、予め定めた受信クロック(CLOCK) の立上り又は立下りのエッジで受信データ(DATA)をシリアル/ パラレル変換回路(4個のD-FF) へ入力すると共に、該受信データ(DATA)の位相の変化点のクロック(CLOCK) を監視(FF 1,FF 2,AND)し、予め定めた該クロック(CLOCK) の極性("1") と逆の極性("0") が検出された時に前記ワードの境界の最終ビットのデータを受信したものとして信号(STROBE)を生成するSTROBE生成回路(2) を具え、該STROBE生成回路(2)の出力信号(STROBE)により, パラレル出力回路であるラッチ回路を起動することを特徴としたシリアルデータの転送回路。

引用特許：

審査官引用 (1件)

• 特開平3-191633