特許
J-GLOBAL ID：200903028291904553
スイッチトキャパシタ積分器
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-087119
公開番号（公開出願番号）：特開平6-301800
出願日： 1993年04月14日
公開日（公表日）： 1994年10月28日
要約：
【要約】【目的】 スイッチトキャパシタ積分器のCMOSスイッチのリーク電流が出力電圧ノイズとなることを防止し、高精度なスイッチトキャパシタ積分器を提供する。【構成】 第1から第5のスイッチ1〜5、第1のコンデンサ11、第2のコンデンサ12、第1の演算増幅器21からなる従来のスイッチトキャパシタ回路に第2のスイッチ2と全く同じ第6のスイッチ6、第2のコンデンサ12と等容量の第3のコンデンサ13、第1の演算増幅器21と同じ第2の演算増幅器22を用いて、第2の演算増幅器22の出力に第1の演算増幅器21の出力に現れる、CMOSスイッチによるリーク電流の影響を再現し、その第2の演算増幅器出力を第1の演算増幅器21の非反転入力に入力する。
請求項（抜粋）：
第1のコンデンサと、前記第1のコンデンサの一端と入力端子との間に接続される第1のスイッチと、前記第1のコンデンサの他端に一端が接続される第2のスイッチと、前記第1のコンデンサの他端に一端が接続される第3のスイッチと、前記第1のコンデンサの一端と定電位源との間に接続される第4のスイッチと、前記第1のコンデンサの他端と前記定電位源との間に接続される第5のスイッチと、反転入力端子が前記第2のスイッチに接続される第1の演算増幅器と、前記第1の演算増幅器の出力端と反転入力端子の間に接続される第2のコンデンサと、前記第1の演算増幅器の出力端と前記第1の演算増幅器の反転入力端子の間に接続される前記第2のスイッチと同形状の第6のスイッチと、反転入力端子が前記第2のスイッチに接続され、非反転入力端子が前記定電位源に接続され、出力端子が前記第1の演算増幅器の非反転入力端子に接続される第2の演算増幅器と、前記第2の演算増幅器の出力端と反転入力端子の間に接続され、前記第2のコンデンサと等容量値をもつ第3のコンデンサと、前記第2の演算増幅器の出力端と前記第2の演算増幅器の反転入力端子の間に接続される第7のスイッチとを備えたスイッチトキャパシタ積分器回路。
IPC (4件)：
G06G 7/186
, H03H 19/00
, H03M 1/82
, H03M 3/02
