特許
J-GLOBAL ID：200903028311169243
メモリアレイ内のメモリセルによって記憶される複数個の可能な状態における1つの状態を定めるための基準、メモリ、アレイセルのしきい値電圧を読出すのに用いられる複数個の基準セルをプログラムするための装置、n個の基準セルをプログラムする方法、およびアレイセルを読出す方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-294653
公開番号（公開出願番号）：特開平7-192478
出願日： 1994年11月29日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 多密度または低電圧源一括消去型EEPROMメモリアレイにおけるアレイセルの状態を認識するのに用いられるプログラム可能基準を提供する。【構成】 プログラム可能基準は1つ以上の基準セルを含む。アレイセルはアレイセルと基準セルとのゲートに同一の電圧を与え、出力を比較してアレイセルの状態を判断することによって読出される。読出中、プログラム可能基準セルはアレイセルと同じようにバイアスされるので、基準セルとアレイセルとの間のしきい値の差はVCCの変化とともに一定のままである。単純な抵抗器の比を用いて基準セルをプログラムするために回路が含まれる。プログラミングはVCCを厳密な許容誤差内に保つため、好ましくは製造者によってテスト時間に行なわれる。アレイセルは抵抗器をバイアスすることなく、かつより緩やかな許容誤差内で後に基準セルを用いてプログラムされかつ読出される。
請求項（抜粋）：
予め定められたレベルにプログラムされる、電荷を蓄積するフローティングゲートを有するプログラム可能基準セルを含む、メモリアレイ内のメモリセルによって記憶される複数個の可能な状態における1つの状態を定めるための基準。
IPC (2件)：
FI (3件)：
G11C 17/00 308
, G11C 17/00 510 A
, G11C 17/00 520 C
