特許

J-GLOBAL ID：200903028327218449

メモリ制御方式

発明者： 渡辺 能一
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-327116
公開番号（公開出願番号）：特開平6-175911
出願日： 1992年12月08日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】 メモリアクセス体A1及びメモリアクセスB2などが1つのメモリ15を共有するシステムにおいて、メモリライトとメモリリードが競合した場合に、片方を待たすことなく同時に処理を行なうことの可能ならしむること。【構成】 メモリアクセス体A1などからのメモリライトデータを一時記憶させておく為のメモリライトデータ記憶部7と、前記メモリアクセス体からのメモリアドレスを一時記憶させておく為のメモリアドレス記憶部8と、前記メモリライトデータ記憶部及びメモリアドレス記憶部を制御し、前記メモリへのアクセスの競合を調停する為の競合制御部3と、前記メモリに対する制御信号を生成する為のメモリ制御部4とを有することを特徴とする。【効果】 システム全体の処理能力を向上させる。

請求項（抜粋）：

複数のメモリアクセス体がただ1つのメモリを共有するシステムにおいて、前記メモリアクセス体からのメモリライトデータを一時記憶させておく為のメモリライトデータ記憶部と、前記メモリアクセス体からのメモリアドレスを一時記憶させておく為のメモリアドレス記憶部と、前記メモリライトデータ記憶部及びメモリアドレス記憶部を制御し、前記メモリへのアクセスの競合を調停する為の競合制御部と、前記メモリに対する制御信号を生成する為のメモリ制御部とを有することを特徴とするメモリ制御方式。