特許

J-GLOBAL ID：200903028328955455

抵抗素子の製造方法

発明者： 澤村 建太郎
出願人/特許権者： ティーディーケイ株式会社
代理人 (1件)： 三反崎 泰司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-073934
公開番号（公開出願番号）：特開2001-257109
出願日： 2000年03月13日
公開日（公表日）： 2001年09月21日
要約：

【要約】【課題】 電極の電気的接続を十分に確保することができる抵抗素子の製造方法を提供する。【解決手段】 まず、基板31の上にSi3 N4 を含む絶縁前駆体層11aとWを含む導電前駆体層12aとを積層し、素子形成領域に対応して切断して前駆体チップ10aを形成する。次いで、前駆体チップ10aの間の溝にWを含む電極スラリーを塗布して乾燥させ、前駆体チップ10aの側面に電極前駆体層20aを形成する。続いて、電極前駆体層20aの表面にBNなどを含む難焼結材スラリー33を塗布して乾燥させ、難焼結材層34を形成したのち、前駆体チップ10aと電極前駆体層20aとを同時に焼成する。隣り合う電極前駆体層20aが接着することなく、導電前駆体層12aと電極前駆体層20aとを接続させて焼結することができる。

請求項（抜粋）：

絶縁層の内部に導電層が埋設されると共に、この導電層に対して電極が電気的に接続された抵抗素子の製造方法であって、絶縁層の原料を含む絶縁前駆体層の内部に、導電層の原料を含む導電前駆体層が埋設された前駆体チップを形成する工程と、この前駆体チップに対して電極の原料を含む電極前駆体層を形成する工程と、前記前駆体チップと前記電極前駆体層とを同時に焼成する工程とを含むことを特徴とする抵抗素子の製造方法。

IPC (7件)：

H01C 17/06 ,  H01C 7/00 ,  H01C 17/28 ,  H01C 17/30 ,  H05B 3/03 ,  H05B 3/14 ,  H05B 3/18

FI (8件)：

H01C 17/06 A ,  H01C 17/06 V ,  H01C 7/00 J ,  H01C 17/28 ,  H01C 17/30 ,  H05B 3/03 ,  H05B 3/14 F ,  H05B 3/18

Fターム (41件)：

3K092PP16 ,  3K092QA05 ,  3K092QB02 ,  3K092QB08 ,  3K092QB33 ,  3K092QB45 ,  3K092QB56 ,  3K092QB72 ,  3K092QB74 ,  3K092QB76 ,  3K092QC02 ,  3K092QC25 ,  3K092QC42 ,  3K092QC49 ,  3K092QC55 ,  3K092RF03 ,  3K092RF11 ,  3K092RF17 ,  3K092RF26 ,  3K092UB04 ,  3K092VV03 ,  3K092VV25 ,  3K092VV28 ,  3K092VV31 ,  5E032AB10 ,  5E032BA07 ,  5E032BB01 ,  5E032CA02 ,  5E032CC03 ,  5E032CC06 ,  5E032CC11 ,  5E032CC14 ,  5E032CC19 ,  5E032DA02 ,  5E033AA59 ,  5E033BA01 ,  5E033BB02 ,  5E033BC01 ,  5E033BD02 ,  5E033BG01 ,  5E033BH02